近日，ylzzcom永利总站线路检测陈杰智教授课题组在存储器领域的最新研究成果《First Demonstration of BEOL-Compatible 3D Vertical FeNOR》与《Unveiling Cryogenic Performance (4 to 300 K) towards Ultra-thin Ferroelectric HZO: Novel Kinetic Barrier Engineering and Underlying Mechanism》被集成电路技术领域国际顶级会议VLSI Symposium 2024接收。该研究工作由ylzzcom永利总站线路检测、新加坡国立大学等单位共同合作完成，ylzzcom永利总站线路检测17级微纳实验班毕业生、2021级直博生冯扬与ylzzcom永利总站线路检测17级微纳实验班毕业生、新加坡国立大学2021级博士生张栋为两篇文章的共同第一作者，ylzzcom永利总站线路检测陈杰智教授、武继璇研究员、与新加坡国立大学龚萧教授为共同通讯作者。

超大规模集成电路发展到后摩尔时代后涌现出了诸多新型材料和新型器件，其中铪基铁电材料凭借其良好的微缩化特性以及与CMOS工艺相兼容的特点被广泛应用于存储芯片和计算芯片，是学术界和产业界共同关心的研究热点。两篇研究论文针对新型铪基铁电存储器的三维集成工艺以及低功耗超薄铁电存储等关键难点，在关键机理理论研究和三维阵列制备上取得了重要突破。

人工智能时代对计算机算力提出了更高的要求，基于非易失存储器的存算一体技术已经成为满足不断增长的计算需求的关键策略。然而，传统的闪存存储器存在诸如高操作电压、相对低的耐久性和较慢的编程/擦除速度等缺点。相比之下，铪基铁电晶体管存储器具有低操作电压、高耐久性和快速编程/擦除速度，在嵌入式存储、大容量存储、存算一体技术中均有着巨大应用潜力。该工作在国际上首次提出了Side-Fin单元的结构设计，并制备了三维垂直架构下的NOR型铁电晶体管存储器，其开关比、编程擦写速度、编程擦写电压等关键指标均达到国际先进水平。

超薄铁电存储器对于进一步降低存储器功耗和增加集成度有重要意义，但随之而来的是厚度缩减导致的性能下降，这极大地限制了超薄铁电存储器的集成应用。针对该问题，课题组结合材料计算、器件制备、电学测试，对3nm超薄铪基铁电存储器的关键机理进行了全面深入的研究，在国际上首次提出了变温相变实现势垒调控的新技术。该技术为超薄铪基铁电存储器机理研究提供了重要实验数据，为发展超低功耗超大规模存储芯片提供了关键技术支撑。

以上研究工作得到了科技部重点研发计划项目，国家基金委重点项目、重大研究计划项目以及ylzzcom永利总站线路检测齐鲁青年学者等科研项目的资助。

背景介绍：VLSI Symposium（超大规模集成电路国际研讨会）与IEDM（国际电子器件会议）是集成电路微电子器件与工艺领域中最具权威性、影响力最高的两个国际顶级会议，也是世界半导体产业界各知名企业和学术机构报告其最新研究成果和技术突破的主要窗口和平台。每年Intel、IBM、Samsung、IMEC和TSMC等国际知名半导体公司以及世界知名高校都在VLSI和IEDM会议上发布各自最新研究进展。